国产内存迎来突破！长鑫 4F² 底层架构取得新进展，预计年底落地服务器DDR5

国产内存这次，动的是“地基”！

在第四届集成芯片和芯粒大会上，长鑫存储总裁曹堪宇官宣重磅消息：预计2026年底推出搭载4F²架构与混合键合技术的新一代DDR5 RDIMM服务器内存。

这不是一次频率、容量的常规迭代，而是从DRAM存储单元底层结构发起的革新。

当国产内存选择直接冲击门槛最高的服务器赛道，意味着中国存储芯片，已经站到与国际巨头同台竞技的新起点。

聊内存，大家习惯看DDR 几代、容量多大。

但长鑫这一次的突破，不在表层参数，而在最底层的存储单元架构。

为什么4F²这么难？

行业主流DRAM长期沿用6F²单元架构（F为工艺最小特征尺寸，即单个存储单元占6倍F²面积）。长鑫把单元压缩至4F²，存储单元面积缩减约1/3，同等晶圆面积下存储密度提升30%-50%。

很多人会简单理解成“芯片做得更小”，但真正的难点，藏在晶体管的结构变革里。

传统DRAM采用水平沟道晶体管，工艺不断微缩时，短沟道效应、漏电问题会持续恶化。DRAM依靠电容电荷保存数据，一旦漏电失控，数据就容易丢失，这也是DRAM微缩走到当前阶段最大的瓶颈。

长鑫给出的解法，是自研VSG垂直包围沟道晶体管。把原本平躺的晶体管竖起来，栅极从四周包裹导电沟道，强化对电流的控制，从根源抑制漏电与短沟道效应。

从6F²走向4F²，不是等比例缩小旧设计，而是整套器件、工艺、设计链路的重构。

过去的生产经验无法直接复用，工程难度极高。这项技术长鑫早已布局：2021年发布国内首篇4F²架构论文，历经多年持续迭代，目前4F²相关公开专利族已超300件。

第二把钥匙：混合键合技术

本次新品的另一大杀招，是混合键合技术。

长鑫自2019年启动研发，相关专利数量跻身全球前十。这项技术可以将存储晶圆与逻辑CMOS晶圆分开制造、再通过晶圆级键合完成互联，两套工艺各自独立优化，打破传统DRAM存储阵列与外围电路互相牵制的瓶颈，为未来3D堆叠、高带宽内存打开更大空间。2025 年长鑫已经在IEDM发表论文，完成12英寸晶圆上DRAM与CMOS晶圆级键合实验验证。

最值得玩味的战略选择：4F²架构首款落地产品，直接瞄准服务器DDR5 RDIMM，而非门槛更低的消费级PC内存。

服务器内存，要求7×24小时不间断稳定运行、严苛的纠错能力、跨平台兼容性，容错标准远高于家用内存。把全新底层架构产品优先投放到服务器赛道，说明长鑫对这套技术的工程化、可靠性具备充足信心，目标直指当下最火热的AI服务器内存市场。AI大模型训练与推理，对大容量内存需求爆发，内存容量、密度直接制约算力集群效能。高密度DRAM，正是AI算力基础设施的刚需。

马斯克曾在社交平台提到：一旦中国掌握某类产品制造方法，扩产能力往往超过世界其他地区之和。

同时他也坦言，HBM、三维堆叠存储这类技术的攻坚难度极高。存储芯片赛道，长期由海外巨头主导，DRAM产业壁垒极高，底层架构创新更是凤毛麟角。

长鑫4F²+混合键合的组合，代表国产存储从“跟随式改良”，迈向底层器件创新的新阶段。

当然，实验室验证、样品推出，距离大规模稳定量产、良率爬坡、生态认证，仍有一段路要走。架构先进不等于量产一帆风顺，良率控制、成本优化、服务器整机生态适配，都是后续需要持续攻克的关卡。

年底新品亮相只是里程碑，不是终点。

面向未来，FIXCHIPS·金利达芯科技也将陪伴客户继续践行「构建智能供应链生态，赋能全球电子创新」的企业使命，向着「全球领先的半导体供应链服务商」的目标稳步前行，与所有行业伙伴携手共生、聚力共赢，共筑安全、高效、智能的全球电子产业供应链生态。